Diseño De Una Arquitectura En FPGA Para Algoritmo Demosaicing Mediante interpolación Bilineal. JC 2015, 1 (2), 1809-1812.