Valdes Ochoa MA, Cabal Yépez E. Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal. JC [Internet]. 31 de diciembre de 2015 [citado 1 de mayo de 2024];1(2):1809-12. Disponible en: https://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405