M. A. Valdes Ochoa y E. Cabal Yépez, «Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal», JC, vol. 1, n.º 2, pp. 1809–1812, dic. 2015.