Valdes Ochoa, M. A. y Cabal Yépez, E. (2015) «Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal», JÓVENES EN LA CIENCIA, 1(2), pp. 1809–1812. Disponible en: https://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405 (Accedido: 1 mayo 2024).