Valdes Ochoa, Miguel Angel, y Eduardo Cabal Yépez. 2015. «Diseño De Una Arquitectura En FPGA Para Algoritmo Demosaicing Mediante interpolación Bilineal». JÓVENES EN LA CIENCIA 1 (2):1809-12. https://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405.