VALDES OCHOA, Miguel Angel; CABAL YÉPEZ, Eduardo. Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal. JÓVENES EN LA CIENCIA, [S. l.], v. 1, n. 2, p. 1809–1812, 2015. Disponível em: https://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405. Acesso em: 1 may. 2024.