Valdes Ochoa, M. A., & Cabal Yépez, E. (2015). Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal. JÓVENES EN LA CIENCIA, 1(2), 1809–1812. Recuperado a partir de https://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405