Valdes Ochoa, M. A.; Cabal Yépez, E. Diseño De Una Arquitectura En FPGA Para Algoritmo Demosaicing Mediante interpolación Bilineal. JC 2015, 1, 1809-1812.