Valdes Ochoa, M.A. y Cabal Yépez, E. 2015. Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal. JÓVENES EN LA CIENCIA. 1, 2 (dic. 2015), 1809–1812.