DISEÑO DE UN CONTROLADOR BASADO EN FPGA PARA UN ROBOT CARTESIANO

Resumen

En la actualidad la construcción de diversos robots basados en las leyes de control convencional como es el controlador Proporcional-Integral-Derivativo (PID), predominan en la mayoría de las aplicaciones. Recientemente, la implementación del PID se ha basado en Arreglos de Compuertas Programables en Campo (field programmable gate array, FPGA), debido a que la estimación de la señal de control se puede realizar en tiempo real, con bajo consumo de recursos computacionales, bajo consumo potencia, además de lograr la portabilidad del diseño. En este trabajo se presenta el diseño de un sistema embebido en FPGA para controlar un robot cartesiano, donde la ley de control que rige al sistema es un PID. Además, se propone la optimización de la arquitectura del PID para reducir el consumo de recursos del FPGA. En base a los resultados experimentales se logró obtener un tiempo de procesamiento de 0.27us y un consumo de recursos del FPGA utilizado menor del 8%. Las pruebas experimentales se realizaron con un robot cartesiano de dos eslabones, donde cada eslabón cuenta con un servomotor DCM50, servoamplificador digital DCS303 y encoder incremental de 1000 pulsos por revolución, la implementación del sistema embebido se realizó en el kit de desarrollo DE1 de altera que tiene el FPGA Cyclone II EP2C20F484.